看老外怎么讲FPGA，这篇白皮书建议收藏

技术白皮书：现场可编程门阵列（FPGA）详解


引言

现场可编程门阵列（FPGA）作为一门系统设计的利器，为硬件工程师和科学家开辟了一片创新的天地。无论是基于图形化设计工具、ANSIC语言还是VHDL语言进行设计，理解FPGA真正的运行原理都变得尤为重要。本文旨在探索FPGA的基础概念及其工作原理，同时通过分析不同FPGA系列的性能指标，帮助非数字设计人员更好地掌握这一领域的核心知识。对于使用高端设计工具的人来说，本篇内容不仅能够填补FPGA知识的空白，还为深入理解该领域的独特技术提供了指引。

FPGA基础知识与构成

FPGA是基于有限多个预定义源组成的一种可重构数字电路，每一块芯片内包含可编程逻辑模块、固定功能逻辑模块（如乘法器）以及存储器资源（如嵌入式RAM）等关键组件。这些指标在选择和比较不同的FPGA时尤为关键。构成FPGA的基本单元是可配置逻辑模块，其核心部分包括触发器和查找表（LUT）。这些模块的组合方式以及其内部结构的不同，正是FPGA家族之间显著差异的根源。例如，VirtexII与Virtex5系列中的查找表数量、触发器组合等参数差异，直观反映了其功能和性能的多样性。

来自真值表的逻辑合成

对于任何一种合成逻辑电路而言，其功能可以通过对应电路图清晰显现。这一过程以一段简单的布尔逻辑电路为例进行说明。图示中的5个布尔信号通过特定的连接逻辑生成二进制值，直观呈现了逻辑组件的连接方式。在FPGA设计中，执行类似逻辑操作的电路图则更加复杂数字化，展示了如何通过查找表实现逻辑功能。图中的示例展示了如何关联逻辑门动作与触发器的使用，以及查找列表展实现多输入逻辑操作的原理。




触发器与时间同步

触发器作为二进制移位寄存器，负责在每个时钟边沿锁定并保存逻辑状态。它们对于同步逻辑和时钟周期内数据保持至关重要的作用，是FPGA设计中的基本构件。对于LabVIEW FPGA，触发器的自动化设置旨在确保每一步操作的再次同步，以便在有足够时间执行所有任务的情况下完成操作。然而，这一规则在特殊结构如SCTL中会有例外。

SCTL的高效执行

在探讨典型案例中，界定SCTL（单周期定时环路）如何优化LabVIEW FPGA源的执行流程。通过在SCTL中设定代码结构，设计者可以实现在一个时钟周期内完成所有逻辑电路分支的高效执行。这种实现方式通常基于理论设置，如40MHz运行频率，确保在特定周期内完成特定逻辑计算，显著降低电路设计的复杂度，并优化性能。

管理逻辑与资源利用

内嵌乘数器和数字信号处理器（DSP）块显著影响FPGA的计算能力。这些专用组件减少了查找表和触发器的使用，以实现特定数学运算和信号处理所需的复杂逻辑。块RAM是另一关键资源，在存储器需求、数据传送和板载信号发生器方面提供支持。先进的FIFO（先进先出）缓冲器用于确保数据在不同速度的逻辑电路间传输的平稳性。理解这些资源的使用和配置，对设计过程的优化和性能提升至关重要。